測(cè)試芯片這個(gè)詞在半導(dǎo)體圈子里幾乎天天被提。我剛?cè)胄心菚?huì)兒以為它就是用來(lái)驗(yàn)證芯片功能的“小樣”干了一段工藝整合之后才明白測(cè)試芯片Test Chip更準(zhǔn)確的說(shuō)法是放在晶圓上的一張“體檢表”而這張?bào)w檢表里最核心、最標(biāo)準(zhǔn)化的那幾項(xiàng)檢查就是PCM——Process Control Monitor工藝控制監(jiān)視結(jié)構(gòu)。每一片晶圓從流片線出來(lái)無(wú)論最終跑什么產(chǎn)品劃片槽位置都會(huì)附贈(zèng)一連串這種測(cè)試圖形它們沉默地記錄著整道工藝好不好器件參數(shù)有沒有偏移哪一步成膜或蝕刻的均勻性出了問題。對(duì)做工藝開發(fā)的人來(lái)說(shuō)PCM數(shù)據(jù)不是電子表格里的幾行數(shù)字而是一手最直接的診斷結(jié)論。這篇文章我想把測(cè)試芯片和PCM這件事從頭到尾捋一遍包括它由哪些結(jié)構(gòu)組成、測(cè)試怎么跑、數(shù)據(jù)怎么看、異常怎么查以及我在實(shí)際項(xiàng)目里踩過(guò)的一些坑。適合剛接觸半導(dǎo)體工藝的工程師、芯片設(shè)計(jì)里負(fù)責(zé)測(cè)試驗(yàn)證的同學(xué)以及想了解晶圓廠“幕后工作”的從業(yè)者。1. 測(cè)試芯片的核心價(jià)值為什么說(shuō)它是工藝開發(fā)的“體檢表”1.1 從晶圓上的測(cè)試圖形說(shuō)起一片晶圓經(jīng)過(guò)光刻、刻蝕、薄膜沉積、離子注入、化學(xué)機(jī)械拋光這些流程之后上面除了真正要出貨的功能芯片還會(huì)在固定位置放上一排排專門用于測(cè)試的圖形。這些圖形有的分布在晶圓劃片槽scribe line里有的會(huì)單獨(dú)劃出一個(gè)Test Chip區(qū)域來(lái)承載。它們由標(biāo)準(zhǔn)的晶體管、電阻、電容、接觸孔鏈、金屬蛇形線等結(jié)構(gòu)組成不參與任何產(chǎn)品功能唯一的任務(wù)就是告訴你工藝做得好不好、參數(shù)漂沒漂。我經(jīng)常把這類結(jié)構(gòu)比作體檢抽血時(shí)的化驗(yàn)項(xiàng)目。功能芯片好比一個(gè)人平時(shí)的運(yùn)動(dòng)表現(xiàn)PCM則是血常規(guī)、肝腎功能這些基礎(chǔ)指標(biāo)。一個(gè)人可能精神抖擻看起來(lái)沒事但化驗(yàn)單上的某個(gè)指標(biāo)已經(jīng)悄悄偏離了正常范圍同樣某一批晶圓的功能芯片良率暫時(shí)沒崩但PCM上的Vth漂移趨勢(shì)如果沒人管下一批可能就是大面積失效。工藝開發(fā)階段尤其依賴這套“化驗(yàn)單”因?yàn)榇藭r(shí)功能芯片本身還沒有成熟的設(shè)計(jì)工程師需要靠測(cè)試芯片快速獲得器件級(jí)、薄膜級(jí)的最底層數(shù)據(jù)來(lái)判斷每步工藝是否達(dá)到既定目標(biāo)。晶圓上測(cè)試圖形的擺放密度和位置也有講究。量產(chǎn)產(chǎn)品一般只在劃片槽放一套標(biāo)準(zhǔn)PCM位置固定、數(shù)量有限而工藝研發(fā)階段的Test Chip則可以做得很大、很全甚至單獨(dú)占一塊光罩區(qū)域目的就是把器件尺寸、結(jié)構(gòu)組合、工藝條件的覆蓋范圍盡可能鋪開把風(fēng)險(xiǎn)在研發(fā)階段就暴露出來(lái)。1.2 PCM、Test Chip、WAT 的關(guān)系與分工這三個(gè)詞經(jīng)常被混著用但嚴(yán)格來(lái)說(shuō)分工不太一樣。Test Chip是總稱泛指所有用于工藝評(píng)估的芯片或模塊包含PCM、可靠性專用測(cè)試結(jié)構(gòu)和專門的器件矩陣。它更多出現(xiàn)在研發(fā)端設(shè)計(jì)自由度大內(nèi)容可以非常豐富。PCM是Test Chip里的核心監(jiān)控模塊對(duì)應(yīng)Process Control Monitor通常是一組結(jié)構(gòu)緊湊、pad數(shù)量有限的測(cè)試圖形。它的特點(diǎn)是標(biāo)準(zhǔn)化、固定化適合在量產(chǎn)線上快速重復(fù)測(cè)試用來(lái)監(jiān)控晶圓間、批次間的參數(shù)波動(dòng)。WAT是Wafer Acceptance Test晶圓驗(yàn)收測(cè)試是量產(chǎn)階段對(duì)PCM結(jié)構(gòu)的例行電測(cè)動(dòng)作。晶圓做完前段和后段工藝之后在晶圓廠出貨前必須跑一遍WAT確認(rèn)關(guān)鍵電學(xué)參數(shù)在規(guī)格范圍內(nèi)否則這批晶圓不能進(jìn)入封裝。我自己的理解更簡(jiǎn)單Test Chip是工藝開發(fā)手里可自由組合的“體檢套餐”PCM是其中固定不變的“基礎(chǔ)套餐”WAT則是拿著這套“基礎(chǔ)套餐”去給每一片量產(chǎn)晶圓定期打卡。知道這個(gè)關(guān)系之后看一些英文資料里的描述就不會(huì)繞暈了。2. 測(cè)試芯片里到底放了什么核心結(jié)構(gòu)設(shè)計(jì)拆解2.1 幾類必備測(cè)試結(jié)構(gòu)與測(cè)試對(duì)象一塊合格的Test Chip通常包含以下幾類核心結(jié)構(gòu)我按最常用的順序列出來(lái)結(jié)構(gòu)類型測(cè)試對(duì)象典型參數(shù)關(guān)鍵用途單管器件MOSFET晶體管電學(xué)性能Vth、Idsat、Ioff、Vtlin核心工藝調(diào)控判斷環(huán)形振蕩器RO邏輯速度與驅(qū)動(dòng)強(qiáng)度振蕩頻率、級(jí)延遲工藝快慢的直接窗口接觸孔/通孔鏈Via Chain接觸電阻和開短路Rc、鏈條良率光刻、刻蝕、金屬化工藝檢查金屬蛇形線Metal Snake金屬線電導(dǎo)與線寬變化R、漏電金屬顆粒、刻蝕均勻性電容結(jié)構(gòu)MIM/MOS介質(zhì)層厚度與絕緣性C、Vbd、漏電流柵氧化層/介質(zhì)膜品質(zhì)SRAM單元陣列最小幾何單元穩(wěn)定性SNM、bitmap失效圖工藝對(duì)最小尺寸的敏感性單管器件是PCM里最基礎(chǔ)也最重要的結(jié)構(gòu)。通常會(huì)把不同溝道長(zhǎng)寬比、不同指對(duì)數(shù)的晶體管排列成陣列分別測(cè)量閾值電壓Vth、飽和電流Idsat、關(guān)態(tài)漏電Ioff等參數(shù)。只要晶體管的電學(xué)特性正常說(shuō)明柵氧、柵極、源漏注入、側(cè)墻、硅化物這些核心模塊基本在線。環(huán)形振蕩器是一個(gè)把奇數(shù)個(gè)反相器串聯(lián)成環(huán)的電路不需要額外時(shí)鐘輸入就能自己振蕩。它的頻率直接反映邏輯門的快慢是衡量器件驅(qū)動(dòng)能力和寄生電容綜合效果的快捷窗口。做工藝開發(fā)時(shí)RO頻率往往和產(chǎn)品最高工作頻率顯著相關(guān)所以大家格外關(guān)注。接觸孔鏈和金屬蛇形線更多用來(lái)檢查互連工藝。接觸孔鏈如果出現(xiàn)一個(gè)孔刻蝕不凈、阻擋層沒做好整條鏈的電阻就會(huì)明顯升高嚴(yán)重時(shí)直接開路。金屬蛇形線則對(duì)金屬線寬變化和金屬間顆粒很敏感電阻偏高往往是線寬偏細(xì)或存在殘留漏電偏大則可能是介質(zhì)隔離出了問題。SRAM單元陣列在先進(jìn)工藝?yán)镌絹?lái)越重要因?yàn)镾RAM是芯片里最密集、最規(guī)則的結(jié)構(gòu)對(duì)工藝偏差的容忍度最低。通過(guò)測(cè)試SRAM的良率和失效bitmap可以直觀看到某個(gè)區(qū)域、某種圖形的失效pattern這對(duì)光刻聚焦、刻蝕負(fù)載效應(yīng)等問題的定位非常有幫助。2.2 版圖擺放與設(shè)計(jì)規(guī)則里的細(xì)節(jié)講究測(cè)試結(jié)構(gòu)的版圖設(shè)計(jì)看起來(lái)不難但實(shí)際踩坑的地方不少。首先是擺放位置。同一個(gè)測(cè)試結(jié)構(gòu)放在晶圓中心、邊緣和缺口附近測(cè)試結(jié)果會(huì)不同因?yàn)榭涛g速率、CMP拋光速率在晶圓面上天然存在徑向差異。所以Test Chip里必須把關(guān)鍵結(jié)構(gòu)復(fù)制多份分布在中心到邊緣的不同位置才能評(píng)估工藝均勻性。其次是版圖規(guī)則不能和產(chǎn)品脫節(jié)。有些工程師在設(shè)計(jì)測(cè)試芯片時(shí)貪圖方便把晶體管畫得又大又寬松測(cè)試結(jié)果很好但產(chǎn)品里的實(shí)際晶體管因?yàn)楣鈱W(xué)鄰近效應(yīng)尺寸已經(jīng)嚴(yán)重偏離設(shè)計(jì)值。為了避免這種情況測(cè)試結(jié)構(gòu)本身要模擬真實(shí)產(chǎn)品的版圖環(huán)境盡量在結(jié)構(gòu)周圍加一圈類似密度分布的dummy圖形。探針PAD的尺寸也很關(guān)鍵。量產(chǎn)PCM的PAD通常設(shè)計(jì)在40微米到60微米見方太小了探針扎不準(zhǔn)太大了占用面積。PAD的疊層最好和產(chǎn)品bond pad一致避免因?yàn)轫攲咏饘俸穸然蜓趸瘜訝顟B(tài)不同導(dǎo)致接觸電阻差異。如果做小PAD版本測(cè)試時(shí)探針臺(tái)的扎針精度和力度都要重新驗(yàn)證。還有一點(diǎn)容易被忽略測(cè)試結(jié)構(gòu)的金屬連線要盡量短連線電阻要遠(yuǎn)小于待測(cè)結(jié)構(gòu)本身的電阻。測(cè)量低阻值器件時(shí)一根長(zhǎng)金屬線引入的附加電阻可能比器件本身還大這時(shí)就需要采用開爾文Kelvin四端測(cè)試結(jié)構(gòu)把力線和感線分開才能得到準(zhǔn)確數(shù)值。測(cè)試芯片設(shè)計(jì)階段的這個(gè)決策直接決定后期測(cè)試數(shù)據(jù)的可信度。3. PCM 參數(shù)測(cè)試怎么跑硬件、流程與關(guān)鍵參數(shù)3.1 探針臺(tái)、SMU 與測(cè)試流程PCM電測(cè)的核心硬件是探針臺(tái)、半導(dǎo)體參數(shù)分析儀SMU/PA和開關(guān)矩陣。探針臺(tái)負(fù)責(zé)把晶圓固定、對(duì)準(zhǔn)并讓探針準(zhǔn)確扎在PAD上SMU提供電壓或電流激勵(lì)同時(shí)測(cè)量對(duì)應(yīng)的電流或電壓開關(guān)矩陣負(fù)責(zé)在多根探針和多個(gè)測(cè)量通道之間快速切換。測(cè)試流程大概是這樣的先把晶圓傳送到探針臺(tái)的卡盤上利用晶圓上的對(duì)準(zhǔn)標(biāo)記進(jìn)行光學(xué)對(duì)準(zhǔn)然后探針接觸第一組PADSMU按程序施加激勵(lì)并采集數(shù)據(jù)完成后探針抬起平臺(tái)步進(jìn)到下一個(gè)位置繼續(xù)測(cè)試。整個(gè)過(guò)程完全由測(cè)試程序自動(dòng)控制。量產(chǎn)WAT一套PCM大概幾十秒到幾分鐘研發(fā)用的大面積Test Chip可能要跑好幾個(gè)小時(shí)。連接邏輯上有幾個(gè)關(guān)鍵點(diǎn)。SMU到探針之間的線纜要盡可能短減少寄生電容和電感整個(gè)系統(tǒng)必須有良好的地線連接避免噪聲耦合導(dǎo)致微小電流測(cè)不準(zhǔn)。對(duì)于低電流測(cè)量比如測(cè)Ioff漏電還要考慮探針臺(tái)本身的漏電流和濕度影響。我在實(shí)測(cè)中遇到過(guò)環(huán)境濕度高了之后氧化層表面吸附水汽會(huì)讓漏電測(cè)量值明顯偏大所以有些高要求的測(cè)試需要在干燥空氣或氮?dú)猸h(huán)境下進(jìn)行。溫度控制同樣是容易被忽略的環(huán)節(jié)。晶體管參數(shù)對(duì)溫度很敏感閾值電壓隨溫度升高而降低飽和電流則隨溫度升高先增后降。量產(chǎn)測(cè)試一般在室溫下進(jìn)行但研發(fā)測(cè)試芯片做特性分析時(shí)往往需要25攝氏度、85攝氏度、125攝氏度多組數(shù)據(jù)用來(lái)評(píng)估工藝的熱穩(wěn)定性。如果測(cè)試時(shí)機(jī)臺(tái)內(nèi)部溫度不穩(wěn)定測(cè)出來(lái)的數(shù)據(jù)很難有說(shuō)服力。3.2 晶體管與互連參數(shù)測(cè)試方法和計(jì)算邏輯先說(shuō)晶體管。四個(gè)最常用參數(shù)是閾值電壓Vth、飽和電流Idsat、關(guān)態(tài)漏電Ioff和亞閾值擺幅SS。Vth的測(cè)量方法有幾種常見的是恒定電流法和線性外推法。恒定電流法把Vth定義為漏極電流達(dá)到某個(gè)參考值時(shí)的柵電壓參考值通常取W/L乘以100納安左右線性外推法則在低漏壓下測(cè)Id-Vg曲線找到跨導(dǎo)最大值點(diǎn)做切線外推到Id等于0處得到Vth。不同方法得到的Vth數(shù)值不一樣同一批數(shù)據(jù)必須用同一種定義來(lái)比較。Idsat通常指器件工作在飽和區(qū)時(shí)的最大電流比如VgsVds0.9伏對(duì)90納米工藝節(jié)點(diǎn)常是1.2伏或1.8伏時(shí)測(cè)得。這個(gè)值直接反映器件的驅(qū)動(dòng)能力也是產(chǎn)品速度的重要指標(biāo)。Ioff就簡(jiǎn)單直接把柵極接到地漏極接工作電壓量到的漏電流就是關(guān)態(tài)漏電。先進(jìn)工藝對(duì)Ioff要求非常嚴(yán)格單個(gè)器件常常要小于每微米幾十皮安到幾納安。接觸電阻Rc的計(jì)算邏輯要特別注意。測(cè)試一個(gè)由許多個(gè)接觸孔串成的鏈電容鏈的總電阻是線電阻加所有接觸電阻的加總。要算單個(gè)孔的接觸電阻通常需要準(zhǔn)備不同孔數(shù)的鏈結(jié)構(gòu)用總電阻對(duì)孔數(shù)做線性擬合斜率就是單個(gè)孔電阻截距則是線電阻部分。還有一種更精確的方式是用開爾文電阻結(jié)構(gòu)直接在接觸孔兩端做四端測(cè)量。對(duì)電容結(jié)構(gòu)主要測(cè)電容密度單位面積電容值和擊穿電壓Vbd。Vbd測(cè)試不能用太快太猛的斜坡否則介質(zhì)層擊穿前的缺陷來(lái)不及充分體現(xiàn)。測(cè)試時(shí)從低電壓開始階梯式加壓漏電流出現(xiàn)急劇跳變的那個(gè)點(diǎn)就是擊穿電壓。介質(zhì)膜厚的變化可以從電容密度反推出來(lái)所以PCM電容參數(shù)也是監(jiān)控薄膜厚度的間接手段。4. 怎么看 PCM 數(shù)據(jù)從 wafer map 到工藝根因4.1 數(shù)據(jù)分布的三種關(guān)鍵讀法測(cè)試數(shù)據(jù)跑出來(lái)之后最忌諱直接拉平均值寫報(bào)告?？碢CM數(shù)據(jù)我習(xí)慣分三個(gè)維度來(lái)讀。第一是看Wafer Map。把某個(gè)參數(shù)在晶圓上的空間分布畫成等高線或色塊圖能立刻看出工藝均勻性的問題。比如中心偏快、邊緣偏慢或者某個(gè)特定扇區(qū)有明顯異常這些空間pattern往往直接對(duì)應(yīng)到某個(gè)工藝腔室的加熱不均勻、刻蝕氣體流場(chǎng)異?；駽MP壓力分布失衡。第二是看分布圖。同一片晶圓上的數(shù)據(jù)做直方圖或箱線圖能發(fā)現(xiàn)是否存在雙峰分布。正常工藝數(shù)據(jù)應(yīng)該是單峰、接近正態(tài)如果出現(xiàn)雙峰十有八九是機(jī)臺(tái)狀態(tài)跳變或工藝切換導(dǎo)致部分晶圓或部分區(qū)域異常。雙峰問題只看平均值是發(fā)現(xiàn)不了的所以要養(yǎng)成畫分布圖的習(xí)慣。第三是看趨勢(shì)圖。把多個(gè)批次、多個(gè)槽位的PCM數(shù)據(jù)按時(shí)間順序排列用控制圖方式監(jiān)控能提前發(fā)現(xiàn)機(jī)臺(tái)狀態(tài)漂移。比如某臺(tái)刻蝕機(jī)的腔室隨著射頻時(shí)間增加匹配狀態(tài)逐漸變化刻蝕速率緩慢下降反映到PCM上就是接觸孔鏈電阻每周上升一點(diǎn)。這種漂移如果不看趨勢(shì)往往要等良率真正下降才被發(fā)現(xiàn)那就晚了。另外對(duì)比不同PCM結(jié)構(gòu)之間的相關(guān)性也很有意思。比如Idsat上升的同時(shí)Ioff也在上升說(shuō)明器件可能因?yàn)槌叽缙《兊酶斓哺╇娙绻鸌dsat下降但Vth不變則更可能是遷移率或寄生電阻的問題。相關(guān)性分析能幫你把根因范圍迅速縮小。4.2 從異常分布反推工藝問題的經(jīng)典思路PCM數(shù)據(jù)異常時(shí)反推工藝根因是工藝整合工程師的核心工作。我遇到過(guò)不少情況也總結(jié)出一些還比較通用的排查思路。如果發(fā)現(xiàn)Idsat整體下降先看Vth是否漂移。Vth正常的話重點(diǎn)查溝道長(zhǎng)度、側(cè)墻厚度和源漏外延。溝道做長(zhǎng)了Idsat一定會(huì)降側(cè)墻偏厚會(huì)讓Lightly Doped Drain區(qū)域變長(zhǎng)也會(huì)增加串聯(lián)電阻同樣導(dǎo)致電流下降。如果Vth也漂了那就要往前查柵氧化層厚度、柵極功函數(shù)金屬和溝道摻雜濃度。如果是接觸孔鏈電阻偏高優(yōu)先考慮光刻和刻蝕環(huán)節(jié)?？椎讱埩粞趸瘜?、阻擋層過(guò)厚、金屬填充不完全這些都會(huì)讓接觸電阻上升?？梢詫?duì)比不同孔尺寸、不同孔密度的鏈結(jié)構(gòu)數(shù)據(jù)來(lái)判斷是哪種圖形的負(fù)載效應(yīng)更嚴(yán)重。如果是漏電普遍偏大看具體是柵漏電、源漏漏電還是邊緣漏電。柵氧漏電大說(shuō)明柵氧化層質(zhì)量或厚度有問題源漏漏電大通常是結(jié)漏電可能和離子注入損傷或熱預(yù)算偏高有關(guān)邊緣漏電則要懷疑淺溝槽隔離的邊角刻蝕和填充質(zhì)量。還有一個(gè)長(zhǎng)教訓(xùn)數(shù)據(jù)異常時(shí)先排除測(cè)試本身的問題再去找工藝的問題。有一次我們排查一批晶圓接觸電阻異常偏高模型分析做到一半才發(fā)現(xiàn)是探針臺(tái)卡盤接觸不良地線連接不穩(wěn)導(dǎo)致測(cè)量回路電阻很大。測(cè)試系統(tǒng)造成的假異常很多時(shí)候比真實(shí)工藝異常更難定位因?yàn)樗凸に嚁?shù)據(jù)混在一起呈現(xiàn)某種看似有規(guī)律的pattern。所以每次數(shù)據(jù)異常第一步永遠(yuǎn)是重新測(cè)幾片可疑晶圓確認(rèn)可重復(fù)性之后再啟動(dòng)工藝歸因。5. 實(shí)戰(zhàn)叨叨常見問題與長(zhǎng)期積累的經(jīng)驗(yàn)5.1 探針與器件失效導(dǎo)致的測(cè)試失真做PCM測(cè)試這么多年印象最深的就是測(cè)試失真問題。探針本身是消耗品針尖用久了會(huì)氧化、磨損、沾上樣片上的顆粒接觸電阻會(huì)逐漸變大。對(duì)于測(cè)量金屬電阻這類低阻結(jié)構(gòu)探針接觸電阻偏高會(huì)直接把測(cè)量值頂上幾個(gè)歐姆很容易被判異常。解決辦法是定期清潔探針測(cè)試程序里定時(shí)做接觸電阻校驗(yàn)發(fā)現(xiàn)異常就自動(dòng)報(bào)警提醒換針。PAD表面氧化同樣是干擾源。晶圓做完頂層金屬后如果存放時(shí)間過(guò)長(zhǎng)或者環(huán)境濕度過(guò)大PAD表面會(huì)形成很薄的氧化層探針扎下去首測(cè)可能接觸不好多扎幾次或者加大扎針力才有改善。所以量產(chǎn)測(cè)試程序里有時(shí)會(huì)針對(duì)低阻結(jié)構(gòu)預(yù)設(shè)兩次扎針策略第一次用于破壞氧化層第二次才真正測(cè)量不過(guò)這樣會(huì)延長(zhǎng)測(cè)試時(shí)間需要權(quán)衡。靜電損傷也是低頻但致命的失真來(lái)源。探針臺(tái)自動(dòng)移動(dòng)過(guò)程中摩擦起電或者操作人員不戴防靜電手環(huán)都可能產(chǎn)生幾千伏靜電直接打穿柵極氧化層。帶ESD保護(hù)結(jié)構(gòu)的器件測(cè)試時(shí)影響不大但PCM里的單管器件通常沒有保護(hù)一打一個(gè)壞。輕型損傷可能只是Vth輕微漂移重則完全失效。所以干凈的測(cè)試環(huán)境、規(guī)范的接地措施、以及插入式ESD保護(hù)在測(cè)試機(jī)臺(tái)設(shè)計(jì)里都是必須的。此外測(cè)試程序里的force電壓和compliance設(shè)置也值得檢查。如果不小心把漏極電壓設(shè)置過(guò)高可能在測(cè)量過(guò)程中就對(duì)器件造成熱擊穿或遷移率損傷導(dǎo)致后面所有數(shù)據(jù)都不可信。5.2 數(shù)據(jù)處理與測(cè)試芯片設(shè)計(jì)里的實(shí)用建議關(guān)于數(shù)據(jù)處理我先說(shuō)幾個(gè)常見錯(cuò)誤。第一直接刪除離群點(diǎn)而不溯源。離群點(diǎn)有時(shí)是探針接觸異常有時(shí)是真實(shí)缺陷可以直接用光學(xué)復(fù)檢或者重新測(cè)量來(lái)確認(rèn)不能簡(jiǎn)單無(wú)視。第二只報(bào)平均值。平均值掩蓋分布形態(tài)分布展寬往往是工藝問題的早期信號(hào)。第三忽略PCM結(jié)構(gòu)與產(chǎn)品圖形的差異。測(cè)試結(jié)構(gòu)版圖如果跟產(chǎn)品差異太大測(cè)試結(jié)果再好也無(wú)法代表產(chǎn)品這也是測(cè)試芯片設(shè)計(jì)階段經(jīng)常被質(zhì)疑的地方。測(cè)試芯片設(shè)計(jì)我建議從幾個(gè)方面做長(zhǎng)期規(guī)劃。一是做結(jié)構(gòu)矩陣把器件尺寸、圖形密度、周邊環(huán)境都做排列組合雖然面積占用大但數(shù)據(jù)價(jià)值高。二是設(shè)置參考模塊每個(gè)Test Chip里都放一組標(biāo)準(zhǔn)參考結(jié)構(gòu)便于批間校準(zhǔn)。三是建立歷史數(shù)據(jù)庫(kù)每片量產(chǎn)晶圓的WAT數(shù)據(jù)、每輪研發(fā)Test Chip的PCM數(shù)據(jù)都應(yīng)該按統(tǒng)一格式保存這樣后續(xù)做趨勢(shì)分析、尋找歷史相似案例會(huì)極其方便。我見過(guò)不少團(tuán)隊(duì)前面跑了十輪流片最后想回頭比對(duì)數(shù)據(jù)時(shí)發(fā)現(xiàn)格式混亂找不到當(dāng)初的原始文件非?？上А＿€有一點(diǎn)關(guān)于測(cè)試參數(shù)選型。不要貪多求全每一塊Test Chip面積有限應(yīng)該把測(cè)試資源重點(diǎn)放在當(dāng)前研發(fā)階段最關(guān)心的問題上。比如早期工藝驗(yàn)證階段多放器件陣列和IV測(cè)試結(jié)構(gòu)到了良率爬坡階段再增加SRAM陣列和失效列表分析。測(cè)試芯片跟隨工藝成熟度演進(jìn)比一步到位更實(shí)際。最后再分享一點(diǎn)個(gè)人體會(huì)PCM測(cè)試這個(gè)工作看起來(lái)就是“把探針扎上去、讀個(gè)數(shù)”但真正做好需要懂器件物理、懂工藝集成、還要對(duì)測(cè)試系統(tǒng)和數(shù)據(jù)分析相當(dāng)熟悉。我個(gè)人的習(xí)慣是每次拿到一批數(shù)據(jù)先花二十分鐘看wafer map和趨勢(shì)圖在頭腦里形成一個(gè)初步判斷再去看具體數(shù)值是否符合預(yù)期。很多時(shí)候數(shù)據(jù)里已經(jīng)寫好了答案只是需要你耐心讀出來(lái)。如果你剛開始接觸測(cè)試芯片和PCM不用急著把所有參數(shù)都弄明白先把晶體管核心參數(shù)和接觸孔鏈這兩個(gè)結(jié)構(gòu)吃透抓住“工藝變了數(shù)據(jù)會(huì)怎么變”這條主線后面擴(kuò)展起來(lái)會(huì)很快。至于那些踩過(guò)的坑比如探針老化、環(huán)境濕度、數(shù)據(jù)格式混亂都是時(shí)間積累出來(lái)的課題踩過(guò)一次就會(huì)長(zhǎng)記性。測(cè)試芯片這行沒有太多捷徑多測(cè)、多看、多復(fù)盤數(shù)據(jù)和工藝之間的那層窗戶紙捅破了你會(huì)覺得它比想象中有趣得多。