，解決高頻振蕩的幽靈負載)
1. 從一次“莫名其妙”的振蕩說起幾年前我接手了一個同事留下的項目是一個高增益、高帶寬的跨阻放大器用來處理光電二極管的微弱電流信號。原理圖看起來干凈利落反饋電阻、補償電容一應俱全PCB布局也中規(guī)中矩。但當我焊好第一塊板子上電測試時示波器上卻出現(xiàn)了令人頭疼的高頻振蕩信號完全被淹沒在噪聲里。我檢查了電源去耦、地線回路、甚至懷疑是運放本身自激折騰了大半天更換了不同型號的運放問題依舊。最后幾乎是抱著試試看的心態(tài)我在運放的同相輸入端對地并了一個小小的、只有幾個皮法的電容。奇跡發(fā)生了振蕩瞬間消失輸出波形干凈得如同教科書上的插圖。那一刻我真正體會到了“輸入電容”這個在數(shù)據(jù)手冊角落里、常常被我們忽略的參數(shù)在實際電路中有多么大的破壞力。它就像一個隱藏在門后的“幽靈負載”在你精心計算好的反饋網(wǎng)絡中偷偷引入了一個額外的極點輕而易舉地摧毀了電路的相位裕度引發(fā)振蕩。今天我們就來徹底聊聊這個“幽靈”——運放的輸入電容它從哪里來如何測量以及最重要的我們該如何補償它讓電路穩(wěn)定工作。2. 運放輸入電容的“三駕馬車”當我們談論運放的輸入電容時指的并不是一個單一的、固定的電容值。它實際上是一個分布參數(shù)的總和主要來源于三個部分。理解這三部分的構成是進行有效補償?shù)牡谝徊健?.1 CCM共模輸入電容共模輸入電容通常記作 CCM或 Cic是指從運放的每一個輸入端到電源地或公共端之間的等效電容。你可以把它想象成輸入端“懸掛”在半空中與大地之間自然存在的寄生電容。在芯片內部它主要來源于輸入級晶體管無論是BJT還是JFET、MOSFET的結電容、保護二極管的電容以及引線鍵合和封裝帶來的寄生電容。它的特點是值與共模電壓有關對于JFET或MOSFET輸入的運放其柵源/柵漏電容會隨著偏置電壓的變化而略有變化。對差分信號影響較小當一個純粹的差分信號即兩個輸入端電壓變化大小相等、方向相反加在運放上時流過兩個CCM的電流也是大小相等、方向相反的它們會在運放內部相互抵消不會對差分信號路徑產生凈電流。因此在理想的差分放大配置中CCM的影響可以忽略。對同相放大器至關重要在同相放大或電壓跟隨器這是同相放大的特例配置中反相輸入端是“虛地”或有一個固定的電壓而同相輸入端的電壓是變化的。此時同相輸入端的CCM就直接并聯(lián)在信號源與地之間成為了信號源的負載。這個電容會和信號源的內阻形成一個低通濾波器可能衰減高頻信號。更重要的是在后續(xù)分析穩(wěn)定性時我們會看到它直接參與了反饋環(huán)路的動態(tài)特性。2.2 CDIFF差分輸入電容差分輸入電容記作 CDIFF或 Cid是指運放兩個輸入端之間的等效電容。它就像是連接在同相和反相輸入端之間的一座“小橋”。它的特點是直接橫跨在反饋環(huán)路上這是CDIFF最需要警惕的特性。在反相或同相放大器中反饋網(wǎng)絡電阻、電容正是連接在這兩個輸入端之間。CDIFF直接并聯(lián)在反饋網(wǎng)絡的兩端相當于在你自己設計的反饋元件旁邊又偷偷并聯(lián)了一個由芯片內部決定的電容。主要影響反相放大器在反相放大器中同相輸入端通常接地或接一個固定的偏置電壓因此CCM的影響被固定住了。但CDIFF卻直接并聯(lián)在反饋電阻Rf兩端。如果你為了穩(wěn)定性在Rf上并聯(lián)了一個補償電容Cf那么實際的總反饋電容就是 Cf CDIFF。如果你不知道CDIFF的存在按照Cf來計算相位裕度結果就會過于樂觀電路可能處于臨界穩(wěn)定或直接振蕩。值通常較小對于電壓反饋型運放CDIFF通常比CCM小一個數(shù)量級可能在0.5pF到2pF之間。但對于電流反饋型運放CFA反相輸入端的輸入電容本質上是CDIFF的一部分是影響其帶寬和穩(wěn)定性的關鍵參數(shù)值可能更顯著。2.3 封裝與PCB布局引入的寄生電容這是最容易被忽視但也最“致命”的部分。即使芯片本身的CCM和CDIFF都很小糟糕的布局也能輕易增加數(shù)皮法甚至十幾皮法的額外電容。引腳之間的電容DIP或SOIC封裝相鄰引腳之間尤其是同相、反相、輸出這些關鍵引腳挨在一起時存在不可忽略的寄生電容。引腳到鋪銅的電容如果輸入引腳正下方或周圍有大面積的接地或電源鋪銅并且沒有做好隔離如開槽就會形成一個平行板電容器。走線之間的電容連接到運放輸入端的PCB走線如果過長或與其它走線特別是輸出走線平行且距離過近就會引入耦合電容。輸出信號通過這個電容直接耦合到輸入端形成非常惡劣的正反饋極易引發(fā)振蕩。一個血淚教訓我曾在一個高速ADC驅動電路上栽過跟頭。為了追求“完美的地平面”我在運放輸入引腳正下方進行了完整的接地鋪銅。結果電路帶寬嚴重不足且高頻響應出現(xiàn)尖峰。后來用網(wǎng)絡分析儀測試發(fā)現(xiàn)-3dB帶寬比理論值低了近40%。將輸入引腳下方的地平面挖掉即采用“禁布區(qū)”問題立刻解決。這底下多出來的寄生電容足足有3-4pF。3. 輸入電容如何“搞垮”你的電路穩(wěn)定性分析輸入電容本身無害但它與電路中的電阻結合就會產生額外的極點或零點改變環(huán)路的頻率響應從而影響穩(wěn)定性。我們以最經典的同相放大器為例進行深度分析。假設我們有一個同相放大器增益為 1 R2/R1。運放本身具有單位增益帶寬積GBW。信號源內阻為RS。運放同相端的對地總電容為CIN包括CCM和布局寄生電容。3.1 第一個“殺手”信號源電阻與輸入電容形成的極點這是最常見的不穩(wěn)定來源。電路簡化模型如下信號源VS經過內阻RS驅動由CIN和運放輸入阻抗通常很高可忽略組成的負載。這個RC網(wǎng)絡會在頻率 fp_in 1 / (2π * RS* CIN) 處產生一個極點。如果RS很大例如你的前級是一個高輸出阻抗的傳感器、一個電流源或者你故意串聯(lián)了一個電阻用于限流/濾波。那么fp_in會很低。這個低頻極點會帶來-90°的相位滯后。與運放主極點相互作用運放自身在開環(huán)響應中有一個主極點決定了其-20dB/dec的滾降區(qū)域。當環(huán)路閉合后系統(tǒng)的穩(wěn)定性取決于環(huán)路增益Aβ的相位裕度?，F(xiàn)在輸入端的極點fp_in額外引入了相位滯后。如果fp_in位于運放閉環(huán)帶寬以內它就會與運放的高頻極點次極點疊加可能將總相位滯后推到180°以上導致在環(huán)路增益為1的頻率點0dB穿越頻率相位裕度不足從而引發(fā)振蕩。舉個具體例子你用一顆GBW50MHz的運放做電壓跟隨器增益為1。理論上其閉環(huán)帶寬就是50MHz。假設RS1kΩ CIN5pF很常見的值。那么 fp_in 1/(2π10005e-12) ≈ 31.8MHz。這個極點已經非常接近系統(tǒng)的0dB穿越頻率~50MHz了它會在此處貢獻接近-45°的相位滯后。如果運放自身的次極點也在幾十MHz附近兩者疊加相位裕度將急劇惡化振蕩幾乎是必然的。3.2 第二個“殺手”反饋網(wǎng)絡與差分輸入電容的“合謀”在反相放大器配置中同相端通常接地因此CCM的影響被固定。但CDIFF開始扮演主角。它直接并聯(lián)在反饋電阻Rf兩端。我們知道為了補償運放本身的相位裕度防止因反饋電阻和運放輸入電容這里是反相端的CCM形成極點而振蕩通常會在Rf上并聯(lián)一個小電容Cf。這個Cf的作用是引入一個零點來抵消那個有害的極點。關鍵點來了實際并聯(lián)在Rf兩端的電容是 Cf_actual Cf CDIFF。 如果你在計算時只考慮了Cf而忽略了CDIFF比如你根據(jù)經驗選了2pF的Cf但CDIFF有1pF那么實際用于補償?shù)碾娙菔?pF比你設計的要大50%。這可能導致過度補償帶寬被不必要的壓縮電路響應變慢。在特定條件下仍可能不穩(wěn)定如果CDIFF比你預想的Cf還大而你根本沒加Cf那么相當于有一個“隱形”的Cf在工作其值不可控穩(wěn)定性自然也無法保證。3.3 綜合效應與伯德圖分析一個更通用的同相放大器穩(wěn)定性分析需要建立其閉環(huán)傳遞函數(shù)模型并繪制環(huán)路增益的伯德圖。考慮以下因素運放的開環(huán)增益A(s)通常建模為單極點系統(tǒng)A(s) A0/ (1 s/ωp1)其中ωp1是主極點。反饋系數(shù)β對于同相放大器β R1 / (R1 R2)。輸入網(wǎng)絡的影響信號源內阻RS和輸入電容CIN構成一個分壓網(wǎng)絡其傳遞函數(shù)為 1 / (1 s * RS* CIN)。這個極點會直接疊加到環(huán)路增益中。反饋網(wǎng)絡的影響反饋電阻R1//R2對于同相端與運放的輸入電容主要是CCM也會形成一個極點但通常因為R1//R2阻值較小這個極點頻率很高。而Rf即R2與CDIFF及可能的補償電容Cf形成的極點/零點則需要納入反饋系數(shù)β(s)中考慮。手工計算這些非常繁瑣。在實際工程中我們更依賴于仿真和一條黃金法則確保由RS和CIN形成的極點頻率遠高于環(huán)路增益的0dB穿越頻率。如果做不到就必須進行補償。4. 實戰(zhàn)補償策略從“亡羊補牢”到“未雨綢繆”理解了輸入電容如何引發(fā)問題我們就可以有針對性地進行補償。補償?shù)暮诵乃枷胧窃陔娐分幸胍粋€可控的零點去抵消那個由寄生參數(shù)產生的、不受控的極點。4.1 策略一并聯(lián)電容補償法最常用這是對付信號源電阻RS與輸入電容CIN所形成極點的標準方法。操作方法在運放的同相輸入端和地之間并聯(lián)一個電容Ccomp。注意這個電容是額外添加的補償電容它和固有的CIN是并聯(lián)關系。工作原理 原先的極點來自 RS和 CIN f_p_old 1/(2π*RSCIN) 添加Ccomp后總電容 Ctotal CIN Ccomp新的極點頻率變?yōu)?f_p_new 1/(2πRS*Ctotal)看極點頻率降低了。這豈不是讓相位滯后更嚴重是的單看這個極點確實如此。但關鍵在于這個RS-Ctotal網(wǎng)絡與反饋電阻R1連接反相端和地在反饋環(huán)路中會產生一個零點。定量分析簡化模型 對于同相放大器其閉環(huán)增益公式為 Vout/Vin (1 R2/R1) * [ (1 sRSCtotal) / (1 sRS/subCIN?) ]。等等這個推導不精確。更準確的方法是分析噪聲增益Noise Gain。運放電路的穩(wěn)定性取決于噪聲增益的曲線而非信號增益。噪聲增益是 1/β(s)其中β是反饋系數(shù)。對于帶輸入電容和補償電容的同相放大器其噪聲增益在頻率域上會呈現(xiàn)出一個“隆起”bump。精心選擇Ccomp可以使這個隆起的峰值恰好補償由運放極點帶來的相位滯后從而增加相位裕度。工程上的“黃金法則” 一個非常實用且有效的經驗公式是使 RS* Ccomp≈ R2 * Cf。 這里R2是反饋電阻Cf是反相端反饋電阻上并聯(lián)的補償電容如果用了的話。這個等式旨在讓輸入RC網(wǎng)絡和反饋RC網(wǎng)絡的時間常數(shù)匹配從而使噪聲增益曲線在穿越0dB時保持-20dB/dec的斜率。操作步驟估算或測量CIN查看數(shù)據(jù)手冊中的CCM并估算PCB寄生電容經驗值精心布局下1-2pF普通布局3-5pF糟糕布局5pF。或者可以用網(wǎng)絡分析儀或示波器配合信號源進行測量后面會講。計算初始Ccomp如果電路已經因為振蕩可以先嘗試 Ccomp (R2 * Cf) / RS。如果沒有Cf可以根據(jù)目標帶寬估算。一個保守的起點是讓 f_p_new 0.1 * f_closed_loop閉環(huán)帶寬。即 Ctotal 1/(2π*RS0.1f_cl)然后 Ccomp Ctotal- CIN。實驗調整在PCB上預留Ccomp的焊盤最好用貼片電容的封裝。用一系列小值電容如1pF, 2.2pF, 4.7pF, 10pF進行替換測試觀察輸出階躍響應或正弦波響應找到過沖最小、建立時間最短的那個值。注意Ccomp會與RS形成一個低通濾波器衰減高頻信號。因此補償是以犧牲一點帶寬和上升時間為代價換取穩(wěn)定性。Ccomp越大電路越穩(wěn)定但帶寬也越低。需要在穩(wěn)定性和帶寬之間取得平衡。4.2 策略二串聯(lián)電阻補償法這種方法適用于信號源內阻RS非常小例如直接來自前級運放輸出的情況。此時并聯(lián)電容Ccomp需要取得很大才能產生效果但會嚴重限制帶寬。操作方法在運放的同相輸入端串聯(lián)一個電阻Rcomp。工作原理隔離作用Rcomp將運放的高輸入電容CIN與前級驅動源隔離開來?，F(xiàn)在驅動CIN的任務交給了Rcomp而前級只需要驅動Rcomp這個純電阻負載輕松很多。與Ccomp結合通常串聯(lián)Rcomp后會同時并聯(lián)一個Ccomp到地。這樣Rcomp和Ccomp形成了一個可控的RC低通網(wǎng)絡。其極點頻率 f_p 1/(2π*Rcomp*Ccomp)。我們可以精確設計這個極點使其位于合適的位置來優(yōu)化相位裕度。消除“尖峰”對于電壓反饋型運放反相端和同相端的輸入電容不匹配會導致頻率響應出現(xiàn)尖峰。在同相端串聯(lián)一個電阻可以平衡兩端的阻抗從而消除這個尖峰。這個電阻的值通常與反相端看到的戴維南等效電阻即R1//R2相等。如何取值用于隔離/濾波Rcomp的值通常較小幾十歐姆到幾百歐姆。Ccomp根據(jù)所需的濾波頻率選擇。例如如果需要濾除100MHz以上的噪聲且Rcomp100Ω則 Ccomp≈ 1/(2π100100e6) ≈ 15.9pF取標稱值15pF或18pF。用于阻抗平衡Rcomp R1//R2。例如反相放大器中R11kΩ R210kΩ則同相端應串聯(lián) Rcomp (1k * 10k) / (1k 10k) ≈ 909Ω取910Ω或1kΩ。缺點串聯(lián)電阻會引入熱噪聲約翰遜噪聲對于超低噪聲應用需要謹慎。其電壓噪聲密度為 √(4kTR)其中k是玻爾茲曼常數(shù)T是絕對溫度。4.3 策略三選擇“低輸入電容”的運放治本之策如果設計允許從源頭上解決問題是最佳的。特別是在高速、高阻抗應用中。JFET和CMOS輸入運放通常比BJT輸入運放具有更低的輸入電容尤其是CDIFF。例如許多精密JFET運放的CDIFF在1pF以下。電流反饋型運放其反相輸入端阻抗極低理想情況下是零因此對反相端的寄生電容不敏感非常適合驅動容性負載。但注意其同相輸入端的電容影響依然存在且CFA的穩(wěn)定性分析與VFA不同。專用緩沖器/驅動器有些運放是專門為驅動高容性負載設計的內部集成了特殊的補償電路。或者可以使用單位增益穩(wěn)定的電壓緩沖器芯片它們通常針對高輸入阻抗、低輸入電容進行了優(yōu)化。注意“輸入電容與電壓”的關系對于MOSFET輸入運放其輸入電容主要是Ciss會隨著共模電壓變化。數(shù)據(jù)手冊通常給出一個典型值或范圍。在共模電壓大幅波動的應用中需要考慮其變化對電路動態(tài)性能的影響。5. 測量、仿真與布局讓補償有理有據(jù)5.1 如何測量實際電路的輸入電容數(shù)據(jù)手冊給的通常是典型值。你的PCB布局會增加額外的寄生電容。知道總輸入電容對精確補償至關重要。方法一利用時間常數(shù)測量適用于實驗室搭建一個電壓跟隨器電路。在同相輸入端串聯(lián)一個已知阻值的精密電阻Rtest例如1kΩ, 10kΩ。輸入一個小幅度的快速方波邊沿越陡越好。用高帶寬示波器測量電阻兩端的電壓。由于輸入電容Cin的存在方波邊沿會變成一個指數(shù)上升/下降曲線。測量電壓從10%上升到90%的時間上升時間t_r。對于一階RC電路t_r ≈ 2.2 * τ其中時間常數(shù) τ Rtest* Cin。因此Cin≈ t_r / (2.2 * Rtest)。注意這個方法測到的是CIN同相對地電容。要測CDIFF需要更復雜的差分測試電路。方法二網(wǎng)絡分析儀最準確使用矢量網(wǎng)絡分析儀直接測量運放輸入端的S參數(shù)如S11然后將其轉換為阻抗參數(shù)可以精確提取出輸入電容。這是射頻和高速數(shù)字工程師的常用方法但對大多數(shù)模擬工程師來說設備門檻較高。方法三仿真提取設計階段在PCB設計完成后可以使用SI/PI仿真工具如ADS, HFSS, 甚至一些高級PCB設計軟件的內置工具提取輸入引腳網(wǎng)絡的S參數(shù)模型并從中估算寄生電容。這需要在設計階段就建立準確的器件封裝和PCB疊層模型。5.2 SPICE仿真補償方案驗證的利器在投板之前用SPICE仿真驗證補償方案是成本最低、效率最高的方法。建立精確模型確保運放的SPICE模型包含了輸入電容參數(shù)CCM, CDIFF。許多廠商提供的模型都包含這些。添加寄生參數(shù)在仿真原理圖中手動在運放輸入端添加電感代表引腳電感和電容代表PCB寄生電容到地。這些值可以根據(jù)封裝和布局經驗來估算。仿真環(huán)路穩(wěn)定性使用仿真軟件中的穩(wěn)定性分析工具如Tina-TI的“穩(wěn)定性分析”、LTspice的“.ac”分析和伯德圖繪制。直接觀察環(huán)路增益的幅度和相位曲線看相位裕度是否足夠通常要求45°保守設計60°。仿真瞬態(tài)響應輸入一個方波觀察輸出的過沖和振鈴。過沖量直接反映了相位裕度的大小。通過調整Ccomp的值在仿真中尋找最佳響應。5.3 PCB布局的黃金法則再好的補償也抵不過一個糟糕的布局。以下是針對輸入電容問題的布局要點最短輸入走線連接到運放同相和反相端的走線必須盡可能短。這是鐵律。輸入引腳下方“挖空”在運放輸入引腳正下方的所有層禁止進行接地或電源鋪銅。創(chuàng)建一個“禁布區(qū)”以最小化引腳到平面的寄生電容。遠離輸出和高速信號輸入走線應遠離輸出走線、時鐘線等任何快速變化的信號線防止容性耦合。使用保護環(huán)對于超高阻抗應用如光電檢測、電離室可以在輸入走線周圍用接地走線包圍起來形成“保護環(huán)”Guard Ring以吸收漏電流和屏蔽干擾。但要注意保護環(huán)本身也會引入少量電容。元件擺放補償電容Ccomp必須緊靠運放輸入引腳放置其接地端應通過一個獨立的過孔連接到安靜的地平面通常是模擬地。6. 進階話題與疑難雜癥處理6.1 電流反饋型運放的輸入電容補償CFA的穩(wěn)定性分析與VFA截然不同。其帶寬主要由反相輸入端的阻抗和內部補償決定公式近似為 BW ≈ 1 / (2π * Rf* Cin-)其中Cin-是反相端的輸入電容數(shù)據(jù)手冊中常記為 CFB或類似。補償核心在CFA中絕對不能在反饋電阻Rf上并聯(lián)電容這會導致嚴重的峰值甚至振蕩。CFA的補償主要在于嚴格遵循數(shù)據(jù)手冊推薦的Rf值。最小化反相端的寄生電容Cin-。這意味著反相端的走線要極短布局要極其緊湊。同相端的處理與VFA類似可以串聯(lián)一個小電阻來平衡阻抗或隔離容性負載。6.2 儀表放大器與差分放大器的輸入電容儀表放大器In-Amp內部通常由多個運放組成其輸入阻抗極高GΩ級別但輸入電容通常是共模電容依然存在且可能不對稱。影響當信號源阻抗不平衡或較高時輸入電容的不對稱會導致共模抑制比在高頻時急劇下降。對策在In-Amp的兩個輸入端對稱地串聯(lián)匹配的電阻。這可以降低源阻抗不平衡的影響但會引入噪聲。更根本的方法是降低信號源阻抗或者選擇輸入電容更小、更匹配的儀表放大器。在輸入端對稱地添加小電容到地有時可以改善高頻CMRR但需要精密的匹配電容和實驗驗證。6.3 光電二極管放大器的特殊挑戰(zhàn)跨阻放大器是輸入電容問題的“重災區(qū)”。光電二極管本身具有一個結電容Cj這個電容直接并聯(lián)在運放的反相輸入端虛地和地之間。問題反饋電阻Rf與光電二極管電容Cj及運放輸入電容Cin-共同形成一個極點。這個極點頻率 f_p 1 / [2π * Rf* (Cj Cin-)]。為了穩(wěn)定性必須在Rf上并聯(lián)補償電容Cf。補償計算為了獲得最大帶寬且無過沖臨界阻尼通常選擇 Cf使得反饋回路的時間常數(shù)滿足 Rf* Cf≈ √( (Cj Cin-) * Copamp/ (2π * GBW) )其中Copamp是運放內部的一個等效電容。一個更實用的經驗法則是 Cf≥ √( (Cj Cin-) / (π * Rf* GBW) )。降低Cj選擇結電容更小的光電二極管或施加反向偏壓但會增加暗電流。使用低Cin-的運放JFET或CMOS輸入運放是首選。6.4 當補償電容引發(fā)振蕩時有時候你加了補償電容電路反而振蕩了或者振蕩得更厲害了。這可能是因為電容的寄生電感你用的是一個大封裝的直插電容其引線電感在幾百MHz頻率下感抗顯著。這個電感與補償電容本身可能形成一個諧振電路。解決方案使用小封裝的貼片電容如0402 0201并緊貼引腳安裝。補償電容值過大過大的Ccomp不僅降低了帶寬還可能在與運放輸出阻抗、PCB走線電感等形成的新諧振點附近產生相位突變。解決方案逐步減小Ccomp值用示波器觀察響應。接地回路問題補償電容的接地端沒有接到一個干凈的點上而是引入了噪聲或形成了地環(huán)路。解決方案為補償電容提供獨立的、低阻抗的接地路徑。處理輸入電容的補償本質上是一場與寄生參數(shù)和相位裕度的博弈。沒有放之四海而皆準的公式數(shù)據(jù)手冊的理論值、SPICE的仿真結果最終都需要在真實的電路板上用示波器進行驗證和微調。每一次成功的補償都是對運放內部世界和PCB上電磁規(guī)律更深一層的理解。記住這個流程分析來源 - 估算影響 - 設計補償 - 仿真驗證 - 布局優(yōu)化 - 實測調整。當你養(yǎng)成了在原理圖設計階段就主動考慮輸入電容的習慣并能在PCB上為其預留好補償元件的位置時那些令人抓狂的、莫名其妙的振蕩問題就會離你越來越遠。 運放輸入電容：從概念到實戰(zhàn)，解決高頻振蕩的幽靈負載
1. 從一次“莫名其妙”的振蕩說起幾年前我接手了一個同事留下的項目是一個高增益、高帶寬的跨阻放大器用來處理光電二極管的微弱電流信號。原理圖看起來干凈利落反饋電阻、補償電容一應俱全PCB布局也中規(guī)中矩。但當我焊好第一塊板子上電測試時示波器上卻出現(xiàn)了令人頭疼的高頻振蕩信號完全被淹沒在噪聲里。我檢查了電源去耦、地線回路、甚至懷疑是運放本身自激折騰了大半天更換了不同型號的運放問題依舊。最后幾乎是抱著試試看的心態(tài)我在運放的同相輸入端對地并了一個小小的、只有幾個皮法的電容。奇跡發(fā)生了振蕩瞬間消失輸出波形干凈得如同教科書上的插圖。那一刻我真正體會到了“輸入電容”這個在數(shù)據(jù)手冊角落里、常常被我們忽略的參數(shù)在實際電路中有多么大的破壞力。它就像一個隱藏在門后的“幽靈負載”在你精心計算好的反饋網(wǎng)絡中偷偷引入了一個額外的極點輕而易舉地摧毀了電路的相位裕度引發(fā)振蕩。今天我們就來徹底聊聊這個“幽靈”——運放的輸入電容它從哪里來如何測量以及最重要的我們該如何補償它讓電路穩(wěn)定工作。2. 運放輸入電容的“三駕馬車”當我們談論運放的輸入電容時指的并不是一個單一的、固定的電容值。它實際上是一個分布參數(shù)的總和主要來源于三個部分。理解這三部分的構成是進行有效補償?shù)牡谝徊健?.1 CCM共模輸入電容共模輸入電容通常記作 CCM或 Cic是指從運放的每一個輸入端到電源地或公共端之間的等效電容。你可以把它想象成輸入端“懸掛”在半空中與大地之間自然存在的寄生電容。在芯片內部它主要來源于輸入級晶體管無論是BJT還是JFET、MOSFET的結電容、保護二極管的電容以及引線鍵合和封裝帶來的寄生電容。它的特點是值與共模電壓有關對于JFET或MOSFET輸入的運放其柵源/柵漏電容會隨著偏置電壓的變化而略有變化。對差分信號影響較小當一個純粹的差分信號即兩個輸入端電壓變化大小相等、方向相反加在運放上時流過兩個CCM的電流也是大小相等、方向相反的它們會在運放內部相互抵消不會對差分信號路徑產生凈電流。因此在理想的差分放大配置中CCM的影響可以忽略。對同相放大器至關重要在同相放大或電壓跟隨器這是同相放大的特例配置中反相輸入端是“虛地”或有一個固定的電壓而同相輸入端的電壓是變化的。此時同相輸入端的CCM就直接并聯(lián)在信號源與地之間成為了信號源的負載。這個電容會和信號源的內阻形成一個低通濾波器可能衰減高頻信號。更重要的是在后續(xù)分析穩(wěn)定性時我們會看到它直接參與了反饋環(huán)路的動態(tài)特性。2.2 CDIFF差分輸入電容差分輸入電容記作 CDIFF或 Cid是指運放兩個輸入端之間的等效電容。它就像是連接在同相和反相輸入端之間的一座“小橋”。它的特點是直接橫跨在反饋環(huán)路上這是CDIFF最需要警惕的特性。在反相或同相放大器中反饋網(wǎng)絡電阻、電容正是連接在這兩個輸入端之間。CDIFF直接并聯(lián)在反饋網(wǎng)絡的兩端相當于在你自己設計的反饋元件旁邊又偷偷并聯(lián)了一個由芯片內部決定的電容。主要影響反相放大器在反相放大器中同相輸入端通常接地或接一個固定的偏置電壓因此CCM的影響被固定住了。但CDIFF卻直接并聯(lián)在反饋電阻Rf兩端。如果你為了穩(wěn)定性在Rf上并聯(lián)了一個補償電容Cf那么實際的總反饋電容就是 Cf CDIFF。如果你不知道CDIFF的存在按照Cf來計算相位裕度結果就會過于樂觀電路可能處于臨界穩(wěn)定或直接振蕩。值通常較小對于電壓反饋型運放CDIFF通常比CCM小一個數(shù)量級可能在0.5pF到2pF之間。但對于電流反饋型運放CFA反相輸入端的輸入電容本質上是CDIFF的一部分是影響其帶寬和穩(wěn)定性的關鍵參數(shù)值可能更顯著。2.3 封裝與PCB布局引入的寄生電容這是最容易被忽視但也最“致命”的部分。即使芯片本身的CCM和CDIFF都很小糟糕的布局也能輕易增加數(shù)皮法甚至十幾皮法的額外電容。引腳之間的電容DIP或SOIC封裝相鄰引腳之間尤其是同相、反相、輸出這些關鍵引腳挨在一起時存在不可忽略的寄生電容。引腳到鋪銅的電容如果輸入引腳正下方或周圍有大面積的接地或電源鋪銅并且沒有做好隔離如開槽就會形成一個平行板電容器。走線之間的電容連接到運放輸入端的PCB走線如果過長或與其它走線特別是輸出走線平行且距離過近就會引入耦合電容。輸出信號通過這個電容直接耦合到輸入端形成非常惡劣的正反饋極易引發(fā)振蕩。一個血淚教訓我曾在一個高速ADC驅動電路上栽過跟頭。為了追求“完美的地平面”我在運放輸入引腳正下方進行了完整的接地鋪銅。結果電路帶寬嚴重不足且高頻響應出現(xiàn)尖峰。后來用網(wǎng)絡分析儀測試發(fā)現(xiàn)-3dB帶寬比理論值低了近40%。將輸入引腳下方的地平面挖掉即采用“禁布區(qū)”問題立刻解決。這底下多出來的寄生電容足足有3-4pF。3. 輸入電容如何“搞垮”你的電路穩(wěn)定性分析輸入電容本身無害但它與電路中的電阻結合就會產生額外的極點或零點改變環(huán)路的頻率響應從而影響穩(wěn)定性。我們以最經典的同相放大器為例進行深度分析。假設我們有一個同相放大器增益為 1 R2/R1。運放本身具有單位增益帶寬積GBW。信號源內阻為RS。運放同相端的對地總電容為CIN包括CCM和布局寄生電容。3.1 第一個“殺手”信號源電阻與輸入電容形成的極點這是最常見的不穩(wěn)定來源。電路簡化模型如下信號源VS經過內阻RS驅動由CIN和運放輸入阻抗通常很高可忽略組成的負載。這個RC網(wǎng)絡會在頻率 fp_in 1 / (2π * RS* CIN) 處產生一個極點。如果RS很大例如你的前級是一個高輸出阻抗的傳感器、一個電流源或者你故意串聯(lián)了一個電阻用于限流/濾波。那么fp_in會很低。這個低頻極點會帶來-90°的相位滯后。與運放主極點相互作用運放自身在開環(huán)響應中有一個主極點決定了其-20dB/dec的滾降區(qū)域。當環(huán)路閉合后系統(tǒng)的穩(wěn)定性取決于環(huán)路增益Aβ的相位裕度?，F(xiàn)在輸入端的極點fp_in額外引入了相位滯后。如果fp_in位于運放閉環(huán)帶寬以內它就會與運放的高頻極點次極點疊加可能將總相位滯后推到180°以上導致在環(huán)路增益為1的頻率點0dB穿越頻率相位裕度不足從而引發(fā)振蕩。舉個具體例子你用一顆GBW50MHz的運放做電壓跟隨器增益為1。理論上其閉環(huán)帶寬就是50MHz。假設RS1kΩ CIN5pF很常見的值。那么 fp_in 1/(2π10005e-12) ≈ 31.8MHz。這個極點已經非常接近系統(tǒng)的0dB穿越頻率~50MHz了它會在此處貢獻接近-45°的相位滯后。如果運放自身的次極點也在幾十MHz附近兩者疊加相位裕度將急劇惡化振蕩幾乎是必然的。3.2 第二個“殺手”反饋網(wǎng)絡與差分輸入電容的“合謀”在反相放大器配置中同相端通常接地因此CCM的影響被固定。但CDIFF開始扮演主角。它直接并聯(lián)在反饋電阻Rf兩端。我們知道為了補償運放本身的相位裕度防止因反饋電阻和運放輸入電容這里是反相端的CCM形成極點而振蕩通常會在Rf上并聯(lián)一個小電容Cf。這個Cf的作用是引入一個零點來抵消那個有害的極點。關鍵點來了實際并聯(lián)在Rf兩端的電容是 Cf_actual Cf CDIFF。 如果你在計算時只考慮了Cf而忽略了CDIFF比如你根據(jù)經驗選了2pF的Cf但CDIFF有1pF那么實際用于補償?shù)碾娙菔?pF比你設計的要大50%。這可能導致過度補償帶寬被不必要的壓縮電路響應變慢。在特定條件下仍可能不穩(wěn)定如果CDIFF比你預想的Cf還大而你根本沒加Cf那么相當于有一個“隱形”的Cf在工作其值不可控穩(wěn)定性自然也無法保證。3.3 綜合效應與伯德圖分析一個更通用的同相放大器穩(wěn)定性分析需要建立其閉環(huán)傳遞函數(shù)模型并繪制環(huán)路增益的伯德圖。考慮以下因素運放的開環(huán)增益A(s)通常建模為單極點系統(tǒng)A(s) A0/ (1 s/ωp1)其中ωp1是主極點。反饋系數(shù)β對于同相放大器β R1 / (R1 R2)。輸入網(wǎng)絡的影響信號源內阻RS和輸入電容CIN構成一個分壓網(wǎng)絡其傳遞函數(shù)為 1 / (1 s * RS* CIN)。這個極點會直接疊加到環(huán)路增益中。反饋網(wǎng)絡的影響反饋電阻R1//R2對于同相端與運放的輸入電容主要是CCM也會形成一個極點但通常因為R1//R2阻值較小這個極點頻率很高。而Rf即R2與CDIFF及可能的補償電容Cf形成的極點/零點則需要納入反饋系數(shù)β(s)中考慮。手工計算這些非常繁瑣。在實際工程中我們更依賴于仿真和一條黃金法則確保由RS和CIN形成的極點頻率遠高于環(huán)路增益的0dB穿越頻率。如果做不到就必須進行補償。4. 實戰(zhàn)補償策略從“亡羊補牢”到“未雨綢繆”理解了輸入電容如何引發(fā)問題我們就可以有針對性地進行補償。補償?shù)暮诵乃枷胧窃陔娐分幸胍粋€可控的零點去抵消那個由寄生參數(shù)產生的、不受控的極點。4.1 策略一并聯(lián)電容補償法最常用這是對付信號源電阻RS與輸入電容CIN所形成極點的標準方法。操作方法在運放的同相輸入端和地之間并聯(lián)一個電容Ccomp。注意這個電容是額外添加的補償電容它和固有的CIN是并聯(lián)關系。工作原理 原先的極點來自 RS和 CIN f_p_old 1/(2π*RSCIN) 添加Ccomp后總電容 Ctotal CIN Ccomp新的極點頻率變?yōu)?f_p_new 1/(2πRS*Ctotal)看極點頻率降低了。這豈不是讓相位滯后更嚴重是的單看這個極點確實如此。但關鍵在于這個RS-Ctotal網(wǎng)絡與反饋電阻R1連接反相端和地在反饋環(huán)路中會產生一個零點。定量分析簡化模型 對于同相放大器其閉環(huán)增益公式為 Vout/Vin (1 R2/R1) * [ (1 sRSCtotal) / (1 sRS/subCIN?) ]。等等這個推導不精確。更準確的方法是分析噪聲增益Noise Gain。運放電路的穩(wěn)定性取決于噪聲增益的曲線而非信號增益。噪聲增益是 1/β(s)其中β是反饋系數(shù)。對于帶輸入電容和補償電容的同相放大器其噪聲增益在頻率域上會呈現(xiàn)出一個“隆起”bump。精心選擇Ccomp可以使這個隆起的峰值恰好補償由運放極點帶來的相位滯后從而增加相位裕度。工程上的“黃金法則” 一個非常實用且有效的經驗公式是使 RS* Ccomp≈ R2 * Cf。 這里R2是反饋電阻Cf是反相端反饋電阻上并聯(lián)的補償電容如果用了的話。這個等式旨在讓輸入RC網(wǎng)絡和反饋RC網(wǎng)絡的時間常數(shù)匹配從而使噪聲增益曲線在穿越0dB時保持-20dB/dec的斜率。操作步驟估算或測量CIN查看數(shù)據(jù)手冊中的CCM并估算PCB寄生電容經驗值精心布局下1-2pF普通布局3-5pF糟糕布局5pF。或者可以用網(wǎng)絡分析儀或示波器配合信號源進行測量后面會講。計算初始Ccomp如果電路已經因為振蕩可以先嘗試 Ccomp (R2 * Cf) / RS。如果沒有Cf可以根據(jù)目標帶寬估算。一個保守的起點是讓 f_p_new 0.1 * f_closed_loop閉環(huán)帶寬。即 Ctotal 1/(2π*RS0.1f_cl)然后 Ccomp Ctotal- CIN。實驗調整在PCB上預留Ccomp的焊盤最好用貼片電容的封裝。用一系列小值電容如1pF, 2.2pF, 4.7pF, 10pF進行替換測試觀察輸出階躍響應或正弦波響應找到過沖最小、建立時間最短的那個值。注意Ccomp會與RS形成一個低通濾波器衰減高頻信號。因此補償是以犧牲一點帶寬和上升時間為代價換取穩(wěn)定性。Ccomp越大電路越穩(wěn)定但帶寬也越低。需要在穩(wěn)定性和帶寬之間取得平衡。4.2 策略二串聯(lián)電阻補償法這種方法適用于信號源內阻RS非常小例如直接來自前級運放輸出的情況。此時并聯(lián)電容Ccomp需要取得很大才能產生效果但會嚴重限制帶寬。操作方法在運放的同相輸入端串聯(lián)一個電阻Rcomp。工作原理隔離作用Rcomp將運放的高輸入電容CIN與前級驅動源隔離開來?，F(xiàn)在驅動CIN的任務交給了Rcomp而前級只需要驅動Rcomp這個純電阻負載輕松很多。與Ccomp結合通常串聯(lián)Rcomp后會同時并聯(lián)一個Ccomp到地。這樣Rcomp和Ccomp形成了一個可控的RC低通網(wǎng)絡。其極點頻率 f_p 1/(2π*Rcomp*Ccomp)。我們可以精確設計這個極點使其位于合適的位置來優(yōu)化相位裕度。消除“尖峰”對于電壓反饋型運放反相端和同相端的輸入電容不匹配會導致頻率響應出現(xiàn)尖峰。在同相端串聯(lián)一個電阻可以平衡兩端的阻抗從而消除這個尖峰。這個電阻的值通常與反相端看到的戴維南等效電阻即R1//R2相等。如何取值用于隔離/濾波Rcomp的值通常較小幾十歐姆到幾百歐姆。Ccomp根據(jù)所需的濾波頻率選擇。例如如果需要濾除100MHz以上的噪聲且Rcomp100Ω則 Ccomp≈ 1/(2π100100e6) ≈ 15.9pF取標稱值15pF或18pF。用于阻抗平衡Rcomp R1//R2。例如反相放大器中R11kΩ R210kΩ則同相端應串聯(lián) Rcomp (1k * 10k) / (1k 10k) ≈ 909Ω取910Ω或1kΩ。缺點串聯(lián)電阻會引入熱噪聲約翰遜噪聲對于超低噪聲應用需要謹慎。其電壓噪聲密度為 √(4kTR)其中k是玻爾茲曼常數(shù)T是絕對溫度。4.3 策略三選擇“低輸入電容”的運放治本之策如果設計允許從源頭上解決問題是最佳的。特別是在高速、高阻抗應用中。JFET和CMOS輸入運放通常比BJT輸入運放具有更低的輸入電容尤其是CDIFF。例如許多精密JFET運放的CDIFF在1pF以下。電流反饋型運放其反相輸入端阻抗極低理想情況下是零因此對反相端的寄生電容不敏感非常適合驅動容性負載。但注意其同相輸入端的電容影響依然存在且CFA的穩(wěn)定性分析與VFA不同。專用緩沖器/驅動器有些運放是專門為驅動高容性負載設計的內部集成了特殊的補償電路。或者可以使用單位增益穩(wěn)定的電壓緩沖器芯片它們通常針對高輸入阻抗、低輸入電容進行了優(yōu)化。注意“輸入電容與電壓”的關系對于MOSFET輸入運放其輸入電容主要是Ciss會隨著共模電壓變化。數(shù)據(jù)手冊通常給出一個典型值或范圍。在共模電壓大幅波動的應用中需要考慮其變化對電路動態(tài)性能的影響。5. 測量、仿真與布局讓補償有理有據(jù)5.1 如何測量實際電路的輸入電容數(shù)據(jù)手冊給的通常是典型值。你的PCB布局會增加額外的寄生電容。知道總輸入電容對精確補償至關重要。方法一利用時間常數(shù)測量適用于實驗室搭建一個電壓跟隨器電路。在同相輸入端串聯(lián)一個已知阻值的精密電阻Rtest例如1kΩ, 10kΩ。輸入一個小幅度的快速方波邊沿越陡越好。用高帶寬示波器測量電阻兩端的電壓。由于輸入電容Cin的存在方波邊沿會變成一個指數(shù)上升/下降曲線。測量電壓從10%上升到90%的時間上升時間t_r。對于一階RC電路t_r ≈ 2.2 * τ其中時間常數(shù) τ Rtest* Cin。因此Cin≈ t_r / (2.2 * Rtest)。注意這個方法測到的是CIN同相對地電容。要測CDIFF需要更復雜的差分測試電路。方法二網(wǎng)絡分析儀最準確使用矢量網(wǎng)絡分析儀直接測量運放輸入端的S參數(shù)如S11然后將其轉換為阻抗參數(shù)可以精確提取出輸入電容。這是射頻和高速數(shù)字工程師的常用方法但對大多數(shù)模擬工程師來說設備門檻較高。方法三仿真提取設計階段在PCB設計完成后可以使用SI/PI仿真工具如ADS, HFSS, 甚至一些高級PCB設計軟件的內置工具提取輸入引腳網(wǎng)絡的S參數(shù)模型并從中估算寄生電容。這需要在設計階段就建立準確的器件封裝和PCB疊層模型。5.2 SPICE仿真補償方案驗證的利器在投板之前用SPICE仿真驗證補償方案是成本最低、效率最高的方法。建立精確模型確保運放的SPICE模型包含了輸入電容參數(shù)CCM, CDIFF。許多廠商提供的模型都包含這些。添加寄生參數(shù)在仿真原理圖中手動在運放輸入端添加電感代表引腳電感和電容代表PCB寄生電容到地。這些值可以根據(jù)封裝和布局經驗來估算。仿真環(huán)路穩(wěn)定性使用仿真軟件中的穩(wěn)定性分析工具如Tina-TI的“穩(wěn)定性分析”、LTspice的“.ac”分析和伯德圖繪制。直接觀察環(huán)路增益的幅度和相位曲線看相位裕度是否足夠通常要求45°保守設計60°。仿真瞬態(tài)響應輸入一個方波觀察輸出的過沖和振鈴。過沖量直接反映了相位裕度的大小。通過調整Ccomp的值在仿真中尋找最佳響應。5.3 PCB布局的黃金法則再好的補償也抵不過一個糟糕的布局。以下是針對輸入電容問題的布局要點最短輸入走線連接到運放同相和反相端的走線必須盡可能短。這是鐵律。輸入引腳下方“挖空”在運放輸入引腳正下方的所有層禁止進行接地或電源鋪銅。創(chuàng)建一個“禁布區(qū)”以最小化引腳到平面的寄生電容。遠離輸出和高速信號輸入走線應遠離輸出走線、時鐘線等任何快速變化的信號線防止容性耦合。使用保護環(huán)對于超高阻抗應用如光電檢測、電離室可以在輸入走線周圍用接地走線包圍起來形成“保護環(huán)”Guard Ring以吸收漏電流和屏蔽干擾。但要注意保護環(huán)本身也會引入少量電容。元件擺放補償電容Ccomp必須緊靠運放輸入引腳放置其接地端應通過一個獨立的過孔連接到安靜的地平面通常是模擬地。6. 進階話題與疑難雜癥處理6.1 電流反饋型運放的輸入電容補償CFA的穩(wěn)定性分析與VFA截然不同。其帶寬主要由反相輸入端的阻抗和內部補償決定公式近似為 BW ≈ 1 / (2π * Rf* Cin-)其中Cin-是反相端的輸入電容數(shù)據(jù)手冊中常記為 CFB或類似。補償核心在CFA中絕對不能在反饋電阻Rf上并聯(lián)電容這會導致嚴重的峰值甚至振蕩。CFA的補償主要在于嚴格遵循數(shù)據(jù)手冊推薦的Rf值。最小化反相端的寄生電容Cin-。這意味著反相端的走線要極短布局要極其緊湊。同相端的處理與VFA類似可以串聯(lián)一個小電阻來平衡阻抗或隔離容性負載。6.2 儀表放大器與差分放大器的輸入電容儀表放大器In-Amp內部通常由多個運放組成其輸入阻抗極高GΩ級別但輸入電容通常是共模電容依然存在且可能不對稱。影響當信號源阻抗不平衡或較高時輸入電容的不對稱會導致共模抑制比在高頻時急劇下降。對策在In-Amp的兩個輸入端對稱地串聯(lián)匹配的電阻。這可以降低源阻抗不平衡的影響但會引入噪聲。更根本的方法是降低信號源阻抗或者選擇輸入電容更小、更匹配的儀表放大器。在輸入端對稱地添加小電容到地有時可以改善高頻CMRR但需要精密的匹配電容和實驗驗證。6.3 光電二極管放大器的特殊挑戰(zhàn)跨阻放大器是輸入電容問題的“重災區(qū)”。光電二極管本身具有一個結電容Cj這個電容直接并聯(lián)在運放的反相輸入端虛地和地之間。問題反饋電阻Rf與光電二極管電容Cj及運放輸入電容Cin-共同形成一個極點。這個極點頻率 f_p 1 / [2π * Rf* (Cj Cin-)]。為了穩(wěn)定性必須在Rf上并聯(lián)補償電容Cf。補償計算為了獲得最大帶寬且無過沖臨界阻尼通常選擇 Cf使得反饋回路的時間常數(shù)滿足 Rf* Cf≈ √( (Cj Cin-) * Copamp/ (2π * GBW) )其中Copamp是運放內部的一個等效電容。一個更實用的經驗法則是 Cf≥ √( (Cj Cin-) / (π * Rf* GBW) )。降低Cj選擇結電容更小的光電二極管或施加反向偏壓但會增加暗電流。使用低Cin-的運放JFET或CMOS輸入運放是首選。6.4 當補償電容引發(fā)振蕩時有時候你加了補償電容電路反而振蕩了或者振蕩得更厲害了。這可能是因為電容的寄生電感你用的是一個大封裝的直插電容其引線電感在幾百MHz頻率下感抗顯著。這個電感與補償電容本身可能形成一個諧振電路。解決方案使用小封裝的貼片電容如0402 0201并緊貼引腳安裝。補償電容值過大過大的Ccomp不僅降低了帶寬還可能在與運放輸出阻抗、PCB走線電感等形成的新諧振點附近產生相位突變。解決方案逐步減小Ccomp值用示波器觀察響應。接地回路問題補償電容的接地端沒有接到一個干凈的點上而是引入了噪聲或形成了地環(huán)路。解決方案為補償電容提供獨立的、低阻抗的接地路徑。處理輸入電容的補償本質上是一場與寄生參數(shù)和相位裕度的博弈。沒有放之四海而皆準的公式數(shù)據(jù)手冊的理論值、SPICE的仿真結果最終都需要在真實的電路板上用示波器進行驗證和微調。每一次成功的補償都是對運放內部世界和PCB上電磁規(guī)律更深一層的理解。記住這個流程分析來源 - 估算影響 - 設計補償 - 仿真驗證 - 布局優(yōu)化 - 實測調整。當你養(yǎng)成了在原理圖設計階段就主動考慮輸入電容的習慣并能在PCB上為其預留好補償元件的位置時那些令人抓狂的、莫名其妙的振蕩問題就會離你越來越遠。